

UNIVERSIDAD DE EL SALVADOR

ESCUELA DE INGENIERÍA ELÉCTRICA

ELC-115

PROBLEMA 1. (25%) Para el circuito mostrado en la fig. P1a, la forma de onda del generador de señal V_S se muestra en la fig. P1.b. Se pide al estudiante trazar la forma de onda en el nodo V_{out} . Use su observación de laboratorio para la caída de tensión de los diodos durante la conducción. Asumir que los diodos 1N914 y 1N4148 son sustancialmente equivalentes.




Fig. P1a




Fig. P1b. Forma de onda del generador de señal V_S . ($V_{pico} = 5V$).

PROBLEMA 2 (25%)




Fig. P2a

En el esquemático de la fig. P2a, V_p es la alimentación ac disponible en el toma corriente del laboratorio de Electrónica de la EIE (120 Vac). Las inductancias L_1 , L_2 y L_3 representan el transformador usado en el laboratorio 1. Use su observación de laboratorio para la caída de tensión de los diodos durante la conducción. Se pide al estudiante completar los cálculos siguientes:

Circuito	Tamaño de condensador	V_{out} DC	V_{rizado} p-p	Potencia en la Carga (W)
RL 100 Ω	470 μF			
	1000 μF			
RL 1000 Ω	470 μF			
	1000 μF			

PROBLEMA 3 (20%)




Fig. P3a. Forma de onda de tensión en el toma corriente (V_p)

Rediseñar el alimentador de potencia del problema 3, de manera que pueda soportar disminuciones de tensión de corta duración (100 ms), tal como la que se muestra en la fig. P3a; manteniendo el mismo valor de tensión de rizado calculado en el problema 3 con $C_F = 1000 \mu\text{F}$; $R_L = 100 \Omega$. Esta forma de onda es la que aparece en el primario del transformador de alimentación (V_p). Estos fenómenos se producen cuando actúa el sistema de protección de la red de potencia para aislar una falla. El rediseño consiste en seleccionar un valor de C_F adecuado y calcular la corriente de pico repetitivo que circula en los diodos.

PROBLEMA 4 (30%)




Fig. P4a.




Fig. P2b. Característica I_D contra V_{GS} de transistor CD4007

En el circuito mostrado en la fig. 4a se usa un transistor CD4007. En la fig. P4b se muestra la característica I_D contra V_{GS} del CD4007 (aquí puede calcular V_t y K_N). Se pide al estudiante calcular:

- Valor mínimo de V_G para mantener al transistor fuera de la región de corte.
- Asumiendo que se selecciona $V_G = 5 \text{ V}$, ¿Cuál es el valor mínimo de V_{DD} para mantener al MOSFET en saturación?
- Calcular I_D si el punto de operación $V_{IN} = 0 \text{ V}$; $V_G = 5 \text{ V}$; $V_{DD} = 20 \text{ V}$
- Calcular I_D si el punto de operación $V_{IN} = 0 \text{ V}$; $V_G = 5 \text{ V}$; $V_{DD} = 10 \text{ V}$